⑩日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 122275

@Int.Cl.⁴

識別記号

广内整理番号

❸公開 昭和62年(1987)6月3日

H 01 L 29/78 27/12

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 MIS型半導体装置

②特 願 昭60-262749

20出 願昭60(1985)11月22日

⑫発 明 者 山 本 秀 和 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

⑫発 明 者 浅 井 外 壽 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

②発 明 者 岩 出 秀 平 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

⑫発 明 者 油 谷 直 毅 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 増雄 外2名

明 細 魯

1. 発明の名称

MIS型半導体装置

- 2. 特許讃求の範囲
- (1) 非晶質半導体とゲート絶縁膜とゲート電極からなるMIS型半導体装置において、前記非晶質半導体の組成を変化させ絶縁膜ー半導体界面より内部に禁制帯幅の限小値をもたせたことを特徴とするMIS型半導体装置。
- (2) 非晶質半導体が 3 層からなり、中央層の類制帯幅が最小であることを特徴とする特許請求の 範囲第 (1) 項記載のMIS 型半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、固体撮像素子のスイッチング案子や、液晶ディスプレイの駆動素子に用いられる非晶質半導体を用いた M I S 型半導体装置に関するものである。

〔従来の技術〕

第 3 図はエレクトロニクス レークズ(Electronics Letters)

vol. 18 (1982) P599に示された従来の非晶質半導体を用いたMIS型FETの断面図であり、図において、1はゲート絶縁膜、3は非晶質シリコン、5は絶縁基板、6はチャネルを制御するゲート電板、7,8は電流を取り出すソース,ドレイン電極である。

次に動作について説明する。ドレイン電極 8 から、ソース電極 7 に達する電流通路を矢印で示してある。電流は非晶質シリコン 3 中を一度擬方向に通り、ゲート 絶縁膜 1 の界面に達する。その後、電流は絶縁膜ー半導体の界面に形成されたチャネルを通りソース部に達し、再び縦方向に流れ、ソース電極 7 より外部に取り出される。

[発明が解決しようとする問題点]

従来のMIS型半導体装置は以上のように構成され、動作しているので、界面準位の影響を強く受け、ドレイン電流が長時間にわたり減少型のドリフトを示す等の問題点があった。

この発明は、上記のような問題点を解消するためになされたもので、チャネル領域を絶縁膜ー半

導体界面から遠ざけ、界面準位の影響をなくすことができる非晶質半導体を用いたMIS型半導体 装置を得ることを目的とする。

(問題点を解決するための手段)

この発明に係る非晶質半導体を用いたMIS型半導体装置は、非晶質半導体の組成を変化させ、 地線膜ー半導体界面より内部に強制帯幅の最小値 をもたせたものである。

(作用)

この発明においては、非晶質半導体の禁制格幅の変化により、絶縁膜ー半導体界面から離れたところにポテンシャルの井戸が形成される。キャリア電荷は、この部分に存在するため、界面単位の影響を受けないようにする。

(寒施例)

第1図はこの発明の一実施例である非晶質半導体を用いたMIS型FETの断面図であり、第2図はこの発明における特徴的なパンド図である。

第1図において、1はゲート絶縁 膜、2,4は 非晶質半導体、例えば非晶質炭化シリコンであり、 3は非晶質シリコンである。 絶縁基板 5 上にゲート電極 6 を形成し、ゲート 絶縁膜 1 , 非晶質半導体すなわち非晶質炭化シリコン 2 , 4 および非晶質シリコン 3 を同一の成膜槽内で推積した後、ソース, ドレイン電極 7 , 8 を形成する。

このような構造をもつMIS型FETにおいては、電流通路は第1図の矢印のごとくなり、やはり界面準位の影響を受けないようになる。なお、第2図で、Ecは伝導帯、Evは価電子帯、Epはフェルミレベルを示す。

なお、上記実施例では、非品質半導体として非品質炭化シリコンおよび非晶質シリコンを用いたものを示したが、禁制帯幅の大きな半導体に非晶質窒化シリコン,禁制帯幅の小さな半導体に非品質シリコンゲルマニウム、非晶質シリコンスズを

用いてもよい。さらに禁制格幅の変化は、段階的なものではなく、連続的なものでもよい。

また上記実施例ではゲート電極6とソース電極7,ドレイン電極8が絶縁膜ー半導体界面をはさいスタガ電極構造のMIS型FETの場合について説明したが、ゲート電極6とソース電極7,ドレイン電極8が、同じ側にあるコプレーナ電極8か、同じ側にあるコプレーナ電極4次のMIS型FETやCCD等の他のMIS型半導体装置であってもよく、上記実施例と同様の効果を奏する。

(発明の効果)

この発明は以上説明したとおり、 M I S 構造を 禁制帯幅の異なる非品質半導体で形成し 禁制帯幅 の最小値が絶縁膜ー半導体界面より内部にもたせ たので、界面準位の影響をなくすことができ、信 類性の高い半導体装置が得られる効果がある。

4. 図面の簡単な説明

第1 図はこの発明の一実施例による M I S 型 F E T を示す断面図、第2 図はこの発明における特徴的なパンド図、第3 図は従来のアモルファス半


導体MIS型FETを示す断面図である。

図において、1はゲート絶縁膜、2,4は禁制 帯幅の大きな非晶質半導体、3は禁制帯幅の小さ な非晶質シリコンである。

なお、各図中の同一符号は同一または相当部分を示す。

代理人 大 岩 増 雄 (外2名)

第 2 図



27


狣

Best Available Copy

X

3

涨



手 続 補 正 書(日発) 61 7 2 昭和 年 月

特許庁長官殿

適

1. 事件の表示

特原昭 80-282748号

2. 発明の名称

MIS型半導体装置

3. 補正をする者

事件との関係 特許出願人(

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名 (7375) 弁理士 大 岩 増 雄 🔆

(連絡先03(213)3421特許部)



5. 補正の対象

明細書の発明の詳細な説明の欄

- 6 . 補正の内容
- (1) 明細魯第1頁20行の「レータズ」を、「 レターズ」と補正する。
- (2) 同じく第2頁10行の「ゲート絶縁膜1の 界面」を、「ゲート絶縁膜1との界面」と補正する。
- (3) 同じく第3頁14行の「受けないようにする。」を、「受けないようになる。」と補正する。
- (4) 同じく第5頁14行の「最少値が」を、「 最少値を」と補正する。

년 년